Moslem.Blog

LABORATORIUM
ELEKTRONIKA
JURUSAN TEKNIK ELEKTRO
FAKULTAS TEKNIK - UNIVERSITAS
UDAYANA
LAPORAN PRAKTIKUM
DASAR ELEKTRONIKA
KELOMPOK 9 :
I Ketut Anom Maruta 0604405052
I Dewa Made Arimbawa Nida 0604405053
Agus Mikha Renaldi 0604405054
AA Riko Mahendra 0604405055
I Gede Made Budiartana 0604405056
Ida Bagus Tri Soma Antara 0604405057
JURUSAN TEKNIK ELEKTRO
FAKULTAS TEKNIK
UNIVERSITAS UDAYANA
2007
PERCOBAAN II

2.1 Tujuan Percobaan.
1.1.1 Memeriksa serta menentukan jenis dari BJT (NPN dan PNP) dan JFET
(channel P atau channel N).
1.1.2 Meneliti dan mempelajari karakteristik BJT dan JFET.
2.2 Tinjauan Pustaka.
Transistor berasal dari kata transfer resistor yang dikembangkan oleh Berdeen,
Schokley, dan Brittam pada tahun 1948 di perusahaan elektronok Bell Telephone
Laboratories. Penamaan tersebut berdasarkan prinsip kerjanya, yaitu mentransfer
ataumemindahkan arus. Dalam dunia elektronika, transistor disimbolkan sebagai
berikut :
(a) (b)
Gambar 2.2.1 Transistor BJT (a) tipe pnp (b) tipe npn
Doping pada bagian tengah diberikan lebih sedikit dibandingkan dengan bagian
luar (sekitar 10:1). Doping rendah ini mengurangi konduktiviti material dengan
membatasi jumlah elektron bebas. Istilah bipolar berasal dari kenyataan bahwa
elektron dan holes berpartisipasi dalam proses pembangkitan arus. Kaki kolektor pada
transistor NPN selalu berada pada kutub positif, sedangkan kaki kolektor pada
transistor PNP selalu pada kutub negatif.
Pada badan transistor juga tertera huruf dank kode – kode lain. Berikut ini
adalah arti huruf – huruf pengkodean pada komponen elektronika buatan Eropa :
1. Huruf pertama menyatakan bahan semikonduktir yang digunakan untuk
membuat komponen tersebut.
A = Germanium
B = Silikon
C = Arsenida Galium
D = Antimonida Indium
R = Sulfida Cadmium
2. Huruf kedua manyatakan fungsi penerapannya pada rangkaian elektronika.
A = dioda detektor, dioda pencampur, dioda kecepatan tinggi,
B = dioda kapasitas variable,
C = transistor frekuensi rendah,
D = transistor daya frekuensi rendah,
E = dioda terobosan,
F = transistor frekuensi radio,
G = macam ragam keperluan
L = transistor daya frekuensi radio,
N = kopling foto,
P = detektor radiasi seperti dioda foto, transistor foto,
Q = generator radiasi seperti LED,
R = piranti kemud dan saklar, seperti TRIAC, dsb,
S = transistor saklar, daya rendah,
T = piranti kemudi dan switching, seperti TRIAC,
U = transistor saklar daya tinggi,
X = dioda pengganda,
Y = penyearah, dioda efisiensi
X = dioda zener, pengatur (regulator).
3. Huruf – huruf atau angka – angka yang lain menyatakan nomor seri.
Untuk transistor – transistor buatan Amerika, kode yang biasa digunakan
adalah 1N, 2N, dan sebagainya. Berbeda dengan Jepang, karena Jepang
menggunakan kode lain lagi, yaitu 2SA, 2SB, dan lain – lain.
2.2.1 Operasi Transistor
Pada gambar 2.2.2-a diperlihatkan keping horizontal transistor jenis NPN.
Pengoperasian transistor dapat diterangkan secara kualitatif dalam hal distribusi
potensial pada sambungan (gambar 2.2.2-b). Sambungan emitor berpanjar maju,
dengan efek dari tegangan panjar eb V terjadi penurunan tegangan penghalang pada
sambungan emitor dan memberi kesempatan pada elektron melakukan injeksi ke basis
dimana pada daerah ini miskin elektron (minoritas). Sambungan kolektor berpanjar
mundur; sebagai efek dari pemasangan tegangan panjar CB V akan menaikkan
potensial penghalang pada sambungan kolektor. Karena daerah basis sangat tipis,
hampir semua elektron yang terinjeksi pada basis tersapu ke kolektor dimana mereka
melakukan rekombinasi dengan lubang yang “disediakan” dengan pemasangan
baterai luar. (Sebenarnya terjadi pengambilan elektron oleh baterai eksternal,
meninggalkan lubang untuk proses rekombinasi). Sebagai hasilnya terjadi transfer
arus dari rangkaian emitor ke rangkaian kolektor yang besarnya hampir tidak
tergantung pada tegangan kolektor-basis. Seperti akan kita lihat, transfer tersebut
memungkinkan pemasangan hambatan beban yang besar untuk mendapatkan
penguatan tegangan.
(a) (b)
Gambar 2.2.2
Pengoperasian transistor jenis NPN a). kondisi panjar b). distribusi potensial
2.2.2 Karakteristik DC
Karakteristik DC dari BJT dapat diprediksi dengan melihat aliran pembawa
muatan melewati sambungan dan ke basis. Dengan sambungan emitor berpanjar
maju dan sambungan kolektor berpanjar mundur (biasa disebut operasi normal,
pengoperasian di daerah aktif).
Komponen terbesar dari arus emitor E I terdiri atas elektron yang
mengalir melewati penurunan tegangan potensial (V VEB 0 ) ke sambungan emitorbasis.
Efisiensi emitor ( ) berharga mendekati satu sehingga arus hampir terdiri atas
semua elektron yang terinjeksi dari emitor. Komponen lain adalah aliran lubang dari
basis yang juga difasilitasi oleh penurunan tegangan penghalang tersebut.
Daerah basis memiliki tingkat doping yang lebih rendah dibandingkan daerah emitor,
sehingga arus lubang relatif lebih rendah. Kedua jenis muatan mengalir melalui proses
difusi.
Elektron yang “terinjeksi” dari emitor ke basis dapat mengalir melalui
sambungan emitor-basis secara bebas karena beberapa sebab :
1. tidak ada tegangan yang melawannya,
2. hanya terdapat jarak yang pendek pada daerah basis (tipis) dan
3. hanya terdapat jumlah lubang yang relatif rendah sehingga tidak
banyak elektron yang tertangkap lubang dan hilang, yaitu dengan
proses rekombinasi.
Dengan proses pabrikasi transistor yang benar, kurang lebih 99 - 99,9%
elektron yang terinjeksi berhasil mencapai sambungan basis-kolektor (factor 
biasanya berharga sekitar 0,98). Elektron tersebut tidak mengalami kesulitan akibat
penurunan tegangan penghalang.
Arus elektron  E i mendominasi besarnya arus kolektor. Komponen lain dari
arus kolektor berupa arus drift melewati sambungan kolektor-basis dari pembawa
muatan minoritas hasil generasi termal. Jika kita memasang tegaangan EB V
pada sambungan emitor-basis, kita menginjeksi arus yang diberikan oleh persamaan
arus diode :    1

VT
VEB i I e E CBO
dimana T V = 25mV pada temperatur ruang. CBO I adalah penulisan yang benar namun
biasanya lebih sering ditulis sebagai O I . Fuge factor ( ) untuk transistor biasanya
tidak diperlukan. Tanda negatif hanya untuk memenuhi perjanjian konvensional, tidak
perlu terlalu dirisaukan. Harga arus E i sangat tergantung pada tegangan EB v .
Sebagian besar elektron mencapai kolektor atau
C E i  i
dimana  = 1. Arus lain sebesar
    1  E E E i i i
terlihat sebagai arus basis
  1  B E i i




1
C i
 C
 i
yaitu
C B i   .i
 disebut penguatan arus (current gain ), dimana harganya akan sangat bervariasi
dari satu transistor ke yang lain walaupun mempunyai seri dan tipe yang sama,
 dapat berharga serendah 20 dan dapat berharga setinggi 2000, namun biasanya
berharga sekitar 100-200.
2.2.3 Karakteristik Keluaran
2.2.3.1 Konfigurasi Basis-Bersama (Common-Base Configuration).
Rangkaian transistor seperti pada gambar 2.2.3 disebut konfigurasi basis
bersama karena i-v basis digunakan untuk terminal masukan maupun keluaran.
Karakteristik BJT dengan konfigurasi ini dapat kita kembangkan dari pemahaman kita
tentang diode dan pengoperasian transistor.
Gambar 2.2.3 Transistor dengan konfigurasi basis bersama
Karena sambungan emitor-basis seperti diode berpanjar maju, maka
karakteristik masukan rangkaian ini (gambar 2.2.4-b) mirip dengan karakteristik diode
(gambar 2.2.4-a). Terlihat bahwa efek dari tegangan kolektor-basis CB v cukup kecil.
Dengan CB v berharga positif dan emitor hubung terbuka, E i = 0 volt dan bagian basis -
kolektor pada dasarnya berpanjar mundur. ( CB v berharga negatif akan membuat
sambungan kolektor - basis berpanjar maju dan akan mengalir C i berharga negatif).
Untuk E i = 0, C i ≈ CBO I (lihat gambar 2.2.4-c), karakteristik kolektor mirip dengan
karakteristik diode gambar 2.2.4-a pada kuadran tiga. Untuk E i = -5 mA, arus
kolektor meningkat sebesar iE ≈ +5 mA dan menampakkan bentuk kurva. Karena
faktor  selalu lebih kecil dari satu 


 
  1

maka secara praktis konfigurasi basis -
bersama tidak baik sebagai penguat arus.
(a) (b) (c)
Gambar 2.2.4
Karakteristik transistor NPN untuk konfigurasi basis-bersama
a) karakteristik basis, b) karakteristik emitter, c) karakteristik kolektor
2.2.3.2 Konfigurasi Emitor-Bersama (Common-Emitter Configuration)
Konfigurasi emitor-bersama seperti diperlihatkan pada gambar 2.2.5 lebih
sering digunakan sebagai penguat arus. Sesuai dengan namanya emitor dipakai
bersama sebagai terminal masukan maupun keluaran. Arus input dalam konfigurasi ini
adalah B i , dan arus emitter E i =   C B  i  i , karenanya besarnya arus kolektor adalah
C E CBO  C B  CBO i  i  I   i  i  I
atau
 





1 1
CBO
C B
i i I
Gambar 2.2.5 transistor dalam konfigurasi emitter bersama
Untuk menyederhanakan persamaan diatas kita telah mendifinisikan “nisbah transfer
arus” sebagai





1
dan kita dapat mencatat besarnya arus cutoff kolektor sebagai
  CBO CEO
ICBO   I  I



1
1
Dengan demikian bentuk sederhana persamaan arus keluaran (kolektor) dalam bentuk
arus masukan (basis) dan nisbah transfer-arus adalah
C B CEO i  i  I
(a) (b)
Gambar 2.2.6
Karakteristik transistor NPN untuk konfigurasi emitter bersama
a) karakteristik basis, b) karakteristik kolektor
Bentuk karakteristik emitor-bersama diperlihatkan pada gambar 2.2.6.
besarnya arus masukan B i relatif kecil untuk tegangan kolektor-emitor lebih besar 1 V,
dan harganya tergantung pada besarnya tegangan sambungan emitor-basis. Untuk
BJT silicon misalnya, untuk tegangan panjar maju sekitar 0,7 V akan memberikan B i
yang cukup besar.
Pada gambar 2.2.6-b, untuk B i = 0 , arus C i berharga relatif kecil dan hampir
konstan pada harga CEO I . Setiap ada kenaikan arus B i , akan diikuti kenaikan arus
iC sebesar iB . Untuk   0.98,   /1   0.98/1 0.98  49 jelas sedikit
perubahan pada B i akan memberikan kenaikan yang sangat besar. Sedikit
kenaikan pada  akan menghasilkan perubahan yang lebih besar pada  , dan efek
dari CE v pada konfigurasi ini akan lebih nampak dibandingkan pada konfigurasi basisbersama.
2.2.4 Karakteristik Masukan
Karakteristik transistor lain yang perlu diketahui adalah karakteristik masukan,
yaitu hubungan eksponensial I V pada sambungan emiter-basis. Karakteristik
masukan pada konfigurasi basis bersama adalah hubungan antara BE v dengan E i ,
sedangkan pada konfigurasi emitor-bersama adalah hubungan antara BE v dengan B i .
2.2.5 Karakteristik Transfer-Arus
Karakteristik transfer-arus berupa plot C i terhadap B i untuk suatu harga CE v
tertentu. Ini dapat diperoleh dengan mudah dari karakteristik keluaran. Kemiringan dari
kurva yang diperoleh secara langsung akan memberikan harga  dari hubungan :
C B i  i
2.2.6 Field-Effect Transistors
FET adalah satu komponen semikonduktor dimana fungsi komponen tidak
ditentukan oleh persambungan PN seperti pada transistor biasa, tetapi satu saluran
dari semikonduktor N saja atau satu saluran dari semikonduktor P saja yang
menentukan sifat komponen. Berarti hanya terdapat satu jenis pembawa muatan
mayoritas. Oleh sebab itu FET juga disebut sebagai transistor unipolar. Sifat dari
saluran arus tersebut tidak dikendalikan oleh arus, tetapi oleh satu medan listrik.
Karena yang mengendalikan FET adalah medan listrik dan bukan arus,maka pada
sambungan pengendalian (dalam transistor biasa yang dibentuk oleh basis) tidak ada
arus, tetapi hanya dibutuhkan voltase tertentu.
Supaya tidak ada arus yang mengalir pada sambungan pengendali maka
sambungan tersebut harus diisolasi terhadap saluran arus. Terdapat tiga jenis isolasi,
yaitu isolasi oleh sambungan PN yang dibias balik, isolasi oleh isolator, dan isolasi oleh
sambungan logam – semikonduktor yang dibias balik. Oleh sebab itu terdapat tiga
jenis FET yang umumnya dipakai, yaitu : JFET, MOSFET, dan MeSFET. Dalam JFET
(Junction FET) terdapat isolasi oleh sambungan PN (junction) dan dalam MOSFET
(Metal-Oxide-Semikonduktor FET) terdapat isolasi oleh oksida logam, sedangkan
dalam MeSFET (Metal-Semikonduktor FET) terdapat isolasi oleh sambungan
semikonduktor logam.
Gambar 2.2.7 simbol FET a) n-channel b) p-channel
2.2.7 Karakteristik Transfer
Karakteristik i-v dari FET menunjukkan bahwa arus keluaran dapat
dikontrol oleh tegangan masukan, dengan demikian FET dapat digunakan sebagai
“saklar” dengan tegangan sebagai pengontrol. Jika arus keluaran dilewatkan pada
suatu resitor, tegangan yang terjadi mungkin akan lebih besar dibandingkan tegangan
masukan, atau FET dapat digunakan sebagai “penguat”. Karena karakteristik piranti
secara individu tidak dapat diketahui secara pasti, maka biasanya digunakan analisa
pendekatan. Pada daerah jenuh, yaitu antara pinch-off atau turn-on dengan daerah
breakdown, arus D ( D i ) hampir tidak tergantung pada besarnya tegangan D-S ( DS v ),
dan “karakteristik transfer” yang menggambarkan hubungan antara arus keluaran
dengan tegangan masukan diperlihatkan seperti pada gambar 2.2.8.
Dari analisis teori dan pengukuran praktis, dapat diperlihatkan bahwa
karakteristik transfer untuk ketiga jenis FET dapat didekati berbentuk parabolik. Untuk
JFET, arus D pada daerah arus-konstan adalah
Gambar 2.2.8 karakteristik transfer pada arus konstan untuk JFET
2
1 


 
 
P
GS
D DSS V
i I v
dimana  DS i arus D pada daerah arus-konstan
 DSS I nilai DS i dengan G terhubung langsung dengan S
 P V tegangan pinch-off
2.2.8 Penguat Sumber-Bersama (Common-Source Amplifier)
Konfigurasi sumber bersama (common-source) paling banyak digunakan pada
penguat FET. Dalam berbagai hal konfigurasi ini mirip dengan konfigurasi emitorbersama
pada BJT. Isyarat masukan dikenakan pada G-S dan isyarat keluaran
diambil dari D-S. Titik S terhubung dengan masukan dan keluaran. Salah satu bentuk
praktis rangkaian sumber bersama diperlihatkan pada gambar 2.2.9. Pada prinsipnya
rangkaian ini sama dengan rangkaian dasar penguat JFET yang telah kita bahas
sebelumnya. Pada rangkaian dapat dipasang piranti JFET, D-MOSFET atau EMOSFET.
Karakteristik rangkaian pada dasarnya sama untuk ketiga piranti tersebut.
Gambar 2.2.9 Penguat JFET sumber bersama (common-source)
Isyarat yang akan diproses pada sumber bersama diumpankan pada G-S.
Panjar mandiri pada rangkaian diperoleh dengan memasang resistor sumber 2 R .
Tegangan ini menentukan karakteristik statik titik pengoperasian rangkaian. Tegangan
isyarat yang datang akan tergabung (superimpossed) dengan tegangan G. Ini
menyebabkan tegangan G bervariasi mengikuti AC. Variasi ini akan diikuti oleh arus
drain D I . Tegangan keluaran yang diambil dari S-D akan mengalami pembalikan
1800 . Penguatan tegangan adalah sebesar V DS GS A  V /V dengan harga sekitar 5 –
10. Impedansi masukan berharga sangat tinggi (berorde mega ohm). Impedansi
keluaran relatif cukup tinggi (beberapa kilo ohm) dan pada dasarnya tidak tergantung
pada harga L R .
2.2.9 Penguat Gerbang-Bersama (Common-Gate Amplifier)
Konfigurasi gerbang-bersama (common-gate) dalam berbagai hal mirip
dengan konfigurasi basis-bersama pada BJT. Isyarat masukan dikenakan pada S-G
dan isyarat keluaran diambil dari D-G. Konfigurasi gerbang-bersama dapat digunakan
sebagai penguat tegangan tetapi mempunyai penguatan arus lebih kecil dari satu.
Konfigurasi ini dapat digunakan untuk piranti JFET, D-MOSFET atau E-MOSFET.
Gambar 2.2.10 Penguat JFET sumber bersama (common-source)
Salah satu bentuk praktis rangkaian gerbang-bersama diperlihatkan pada
gambar 2.2.10. Pada rangkaian ini digunakan penguat JFET. Panjar mandiri pada
rangkaian diperoleh dengan memasang resistor sumber 1 R . Tegangan ini
menentukan karakteristik statik titik pengoperasian rangkaian. Isyarat masukan
dikenakan pada 1 R melalui 1 C . Variasi yang terjadi pada isyarat masukan
menyebabkaan perubahan pada tegangan S. Pada periode positif isyarat masukan
akan membuat S semakin positif, ini akan membuat D I semakin negatif. Demikian
halnya pada saat periode isyarat masukan negatif, akan terjadi kenaikan D I .
Penurunan tegangan pada 2 R akan mengalami kenaikan atau penurunan mengikuti
masukan. Dengan kata lain isyarat masukan sefase dengan isyarat keluaran.
Penguat gerbang-bersama mempunyai karakteristik yang agak spesifik.
Besarnya penguatan tegangan relatif lebih rendah dibandingkan penguat sumber
bersama, yaitu berharga sekitar 2 - 5. Penguat ini memiliki impedansi masukan yang
sangat rendah (sekitar 200 – 1500  ) dan impedansi keluaran sedang (sekitar 5 –
15k  ). Konfigurasi ini banyak dipakai untuk penguat isyarat frekuensi radio (RF).
2.2.10 Penguat Saluran-Bersama (Common-Drain Amplifier)
Penguat saluran-bersama mempunyai isyarat masukan yang dikenakan
pada G dan isyarat keluaran diambil dari S. D terhubung baik dengan masukan
maupun dengan keluaran. Penguat ini juga disebut sebagai pengikut-saluran (drain
follower) dan memiliki karakteristik mirip dengan rangkaian pengikut emitor pada
transistor BJT. Gambar 2.2.11 memperlihatkan bentuk praktis rangkaian saluranbersama
dengan menggunakan JFET saluran-n. Konfigurasi ini memiliki impedansi
masukan yang sangat tinggi dengan memasang 1 R . Titik operasi transistor ditentukan
oleh 2 R . Pada rangkaian ini, resistor 3 R telah digeser dari D ke S. Kombinasi resistor
2 R dan 3 R membentuk hambatan beban dan akan menjadi impedansi keluaran.
Gambar 2.2.11 Penguat JFET saluran-bersama (common-drain).
Saat isyarat masukan AC diumpankan ke G, maka akan terjadi perubahan
tegangan G. Titik operasi DC ditentukan oleh resistor 2 R . Pada periode positif isyarat
masukan, akan membuat G negatif. Ini akan membuat saluran-n menjadi semakin
konduktif. Dengan bertambahnya arus yang melewati 3 R dan 2 R , maka S akan
berubah/bergoyang positif. Demikian sebaliknya pada saat periode isyarat masukan
negatif, akan membuat saluran-n menjadi kurang konduktif.
Penguat saluran-bersama banyak digunakan sebagai piranti penyesuai
impedansi (impedance-matching), yaitu untuk menyambung rangkaian dengan beban
impedansi tinggi dengan rangkaian dengan beban impedansi rendah.
2.3 Daftar Komponen dan Alat.
a. modul praktikum elektronika dasar.
b. Osiloskop dua channel.
c. 2 buah multimeter analog maupun
digital.
d. 2 buah variable Power supply
e. kertas milimeter block
f. disket 3½ “ 1,44 MB
g. flash disk
h. mistar
i. Datasheet transistor yang digunakan
2.4 Cara Kerja.
2.4.1. Testing kondisi BJT dan JFET
 Untuk BJT periksalah kondisi transistor, dengan cara memeriksa dioda emiter
dan dioda kolektor dari transistor.
 isilah tabel 2.4.1.
 Untuk JFET periksalah hambatan antara drain dan source untuk gate pada
keadaan terbuka. Kemudian periksa pula hubungan antara gate dengan
source.
 Isilah tabel 2.41
Tabel 2.4.1 Resistansi dioda BJT
BJT Hambatan Dioda No Keterangan keadaan
No Seri Type
AVO
Meter Basis Emiter Basis Kolektor Baik Buruk
Keterangan
1 BC547 NPN Analog
Digital
2 BC557 PNP Analog
Digital
Tabel 2.4.2 Resistansi channel JFET
FET Hambatan Keterangan keadaan
No Seri Type
AVO
Meter Drain Source Gate Source Baik Buruk
Keterangan
2SK19 chann Analog
el-N
Digital
2.4.2. Karakteristik BJT dan JFET
1.Karakteristik BJT
 Buat rangkaian seperti pada gambar 2.4.1.
 Aturlah tegangan catu basis dan tegangan catu kolektor sehingga didapatkan
harga-harga IB dan VCE sesuai dengan tabel 2.4.3.
 Gunakan multimeter untuk mengukur IB (Tegangan dari RB), IC (tegangan dari
RC), dan VCE.
 Catat pengamatan anda pada tabel 2.4.3
Gambar 2.4.1 Rangkaian karakteristik BJT
Tabel 2.4.3 Hasil pengamatan karakteristik BJT
No IB VCE VRE IC IE β Keterangan
1 0.1
2 0.2
3 0.3
4 0.4
5 0.5
6 0.6
7 0.7
8 0.8
9 0.9
10
1.0
11 0.1
12 0.2
13 0.3
14 0.4
15 0.5
16 0.6
17 0.7
18 0.8
19 0.9
20
1.0
2. Karakteristik JFET
 Buat rangkaian seperti pada gambar 2.4.2
 Aturlah tegangan agar harga VGS dan VDS sesuai dengan tabel 2.4.4
 catat besar ID pada tabel 2.4.4
Gambar 2.4.2 Rangkaian karakteristik JFET
Tabel 2.4.4 Hasil Pengamatan karakteristik JFET
No VGS VDS VRD ID IG Keterangan
1
2
3
4
5
6
7
8
9
10
1.5
11
12
13
14
15
16
17
18
19
20
2.5
2.4.3. Karakteristik BJT dan JFET dengan osiloskop
1. Karakteristik transistor
 Buat rangkaian seperti pada gambar 2.4.3.
 Gunakan osiloskop dua channel . Input horisontal (X/CH1) hubungkan dengan
E (emitor transistor hubungkan dengan ground osiloskop) dan input vertikal
(Y/CH2) hubungkan dengan ground RC (kolektor sebagai ground)
 Pada layar osiloskop sumbu horisontal arah kiri merupakan tegangan positif
sedangkan arah kanan merupakan tegangan negatif
 Besarnya arus kolektor dapat diketahui dengan membagi nilai tegangan
vertikal dengan nilai tahanan RC
 Gambar hasilnya pada kertas milimeter block, untuk harga IB 30, 50, dan 75 mA
Gambar 2.4.3 Rangkaian karakteristik BJT dengan osiloskop
2. Karakteristik JFET
 Buat rangkaian seperti pada gambar 2.4.4.
 Gunakan osiloskop dua channel. Input horisontal (X/CH1) hubungkan dengan
DS (drain JFET hubungkan dengan ground osiloskop) dan input Vertikal
(Y/CH2) hubungkan dengan RD (Drain sebagai ground ).
 Pada layar osiloskop sumbu horisontal arah kiri merupakan tegangan positif
sedangkan arah kanan merupakan tegangan negatif
 Besarnya arus drain dapat diketahui dengan membagi nilai tegangan vertikal
dengan nilai tahanan RD.
 Gambar hasilnya pada kertas milimeter block, untuk harga VGS 0; 0,3; dan 0,7
volt
Gambar 2.4.4 Rangkaian karakteristik JFET dengan osiloskop
2.4.4. Konfigurasi BJT
2.4.4.1. Fixed bias
 sebelum transistor dirangkai, ukurlah dahulu besarnya hfe transistor dengan
multimeter digital.
 Buatlah rangkaian seperti pada gambar 2.4.5
 Setiap mulai mengukur, matikanlah dulu catu daya selama 5 menit (agar
transistor dingin).
 Kemudian on-kan catu daya dan segera ukur dan catat nilai dari IB, IC, VCE, dan
VBE.
 Setiap 5 menit catatlah nilai dari IB, IC, VCE, dan VBE. Isi tabel 2.4.5
Gambar 2.4.5 Konfigurasi Fixed Bias
Tabel 2.4.5 Hasil Pengamatan Konfigurasi Fixed bias
No IB IC VCE VBE β Keterangan
1
2
3
4
2.4.4.2. Emiter stabilized bias
 sebelum transistor dirangkai, ukurlah dahulu besarnya hfe transistor dengan
multimeter digital.
 Buatlah rangkaian seperti pada gambar 2.4.6
 Setiap mulai mengukur, matikanlah dulu catu daya selama 5 menit (agar
transistor dingin).
 Kemudian on-kan catu daya dan segera ukur dan catat nilai dari IB, IC, VCE, dan
VBE.
 Setiap 5 menit catatlah nilai dari IB, IC, VCE, dan VBE. Isi tabel 2.4.6
Gambar 2.4.6. Konfigurasi Emiter stabilized bias
Tabel 2.4.6 Hasil Pengamatan Konfigurasi Emiter stabilized bias
No IB IC VCE VBE β Keterangan
1
2
3
4
2.4.4.3 Voltage divider bias
 sebelum transistor dirangkai, ukurlah dahulu besarnya hfe transistor dengan
multimeter digital.
 Buatlah rangkaian seperti pada gambar 2.4.7
 Setiap mulai mengukur, matikanlah dulu catu daya selama 5 menit (agar
transistor dingin).
 Kemudian on-kan catu daya dan segera ukur dan catat nilai dari IB, IC, VCE, dan
VBE.
 Setiap 5 menit catatlah nilai dari IB, IC, VCE, dan VBE. Isi tabel 2.4.7
Gambar 2.4.7. Konfigurasi Voltage divider bias
Tabel 2.4.7 Hasil Pengamatan Konfigurasi Voltage divider bias
No IB IC VCE VBE β Keterangan
1
2
3
4
2.4.4.4. Voltage feedback bias
 sebelum transistor dirangkai, ukurlah dahulu besarnya hfe transistor dengan
multimeter digital.
 Buatlah rangkaian seperti pada gambar 2.4.8
 Setiap mulai mengukur, matikanlah dulu catu daya selama 5 menit (agar
transistor dingin).
 Kemudian on-kan catu daya dan segera ukur dan catat nilai dari IB, IC, VCE, dan
VBE.
 Setiap 5 menit catatlah nilai dari IB, IC, VCE, dan VBE. Isi tabel 2.4.8
Gambar 2.4.8. Konfigurasi Voltage feedback bias
Tabel 2.4.8 Hasil Pengamatan Konfigurasi Voltage feedback bias
No IB IC VCE VBE β Keterangan
1
2
3
4
2.4.5. Konfigurasi JFET
2.4.5.1. Fixed bias
 Buatlah rangkaian seperti pada gambar 2.4.9
 Setiap mulai mengukur, matikanlah dulu catu daya selama 5 menit (agar
transistor dingin).
 Kemudian on-kan catu daya dan segera ukur dan catat nilai dari ID, IG, VDS, dan
VGS.
 Setiap 5 menit catatlah nilai dari ID, IG, VDS, dan VGS. Isi tabel 2.4.9
Gambar 2.4.9. Konfigurasi Fixed bias
Tabel 2.4.9 Hasil Pengamatan Konfigurasii Fixed bias
No ID IG VDS VGS Keterangan
1
2
3
4
2.4.5.2. Self bias
 Buatlah rangkaian seperti pada gambar 2.4.10
 Setiap mulai mengukur, matikanlah dulu catu daya selama 5 menit (agar
transistor dingin).
 Kemudian on-kan catu daya dan segera ukur dan catat nilai dari ID, IG, VDS, dan
VGS.
 Setiap 5 menit catatlah nilai dari ID, IG, VDS, dan VGS. Isi tabel 2.4.10
Gambar 2.4.10. Konfigurasi Self bias
Tabel 2.4.10 Hasil Pengamatan Konfigurasi Self bias
No ID IG VDS VGS Keterangan
1
2
3
4
2.4.5.3. Voltage divider bias
 Buatlah rangkaian seperti pada gambar 2.4.11
 Setiap mulai mengukur, matikanlah dulu catu daya selama 5 menit (agar
transistor dingin).
 Kemudian on-kan catu daya dan segera ukur dan catat nilai dari ID, IG, VDS, dan
VGS.
 Setiap 5 menit catatlah nilai dari ID, IG, VDS, dan VGS. Isi tabel 2.4.11
Gambar 2.4.11. Konfigurasi Voltage divider bias
Tabel 2.4.11 Hasil Pengamatan Konfigurasi Voltage divider bias
No ID IG VDS VGS Keterangan
1
2
3
4
2.5 Lembar Kerja dan Hasil Percobaan.
Tabel 2.5.1 Resistansi dioda BJT
BJT Hambatan N Dioda Keterangan
o No
Seri
Type
AVO
Meter Basis Emiter Basis kolektor Baik Buruk
Keterangan
1 BC5 Analog
47
NPN
Digital 749 mati 759 mati
2 BC5 Analog
57
PNP
Digital mati 695 mati 695
Tabel 2.5.2 Resistansi channel JFET
FET Hambatan Keterangan
No
Seri
Type
AVO
Meter Drain Source Gate Source Baik Buruk
Keterangan
Analo
g
2SK1
9
chan
nel-
N
Digital 165 138 803 mati
Tabel 2.5.3 Hasil pengamatan karakteristik BJT
No IB VCE VRE
(mV)
IC (μA)
IE (μA) Β Keterangan
1 0.1 288 61.28 61.98 87.54
2 2 760 161.7 162.4 231
3 0.3 741 157.66 158.36 225.23
4 4 770 163.83 164.53 234
5 0.5 747 158.94 159.64 227
6 6 780 165.96 166.66 237
7 0.7 749 159.36 160.06 227.66
8 8 790 168.1 168.8 240
9 0.9 750 159.57 160.27 227.9
10
700 ηA
(7 x 10 7A)
10 1007 214.25 214.75 306.1
11 0.1 575 122.3 123.6 94
12 2 1520 323.4 324.7 248.77
13 0.3 1492 317.4 320.7 244.1
14 4 1540 327.66 328.96 252
15 0.5 1503 319.8 321.1 246
16 6 1550 329.78 331.08 253.6
17 0.7 1509 321.06 321.36 246.9
18 8 1560 331.9 333.2 255
19 0.9 1512 321.7 323 247.46
20
1.3 μA
(1.3 x 10 6A)
10 1520 323.4 324.7 248.7
Tabel 2.5.4 Hasil Pengamatan karakteristik JFET
No VGS VDS VRD ID IG Keterangan
1 0.1 0 0 0
2 2 0 0 0
3 0.3 0 0 0
4 4 0 0 0
5 0.5 0 0 0
6 6 0 0 0
7 0.7 0 0 0
8 8 0 0 0
9 0.9 0 0 0
10
1.5
(V)
1 0 0 0
11 0.1 2.2 0.46x10-3 2.76x10
12 2
13 0.3 5.87 1.25x10-3 5.87x10
14 4
15 0.5 9.15 1.95x10-3 9.15x10
16 6
17 0.7 11.9 2.55x10-3 11.97x1
18 8
19 0.9 14.2 3.03x10-3 14.23x1
20
0.6
(V)
1
Tabel 2.5.5 Hasil Pengamatan Konfigurasi Fixed bias
No IB IC VCE VBE β Keterangan
1 1.62x
10 4
9.7x 10 2 3.30 0.68 5.99 x 10 2
2 1.72x
10 4
1x 10 1 3.30 0.68 5.81 x 10 2
3 1.71x
10 4
0.1 3.28 0.70 5.85 x 10 2
4 1.71x
10 4
0.1 3.28 0.69 5.85 x 10 2
Tabel 2.5.6 Hasil Pengamatan Konfigurasi Emiter stabilized bias
No IB IC VCE VBE β Keterangan
1 5.8162x
10 4
7.762 x
10 2
1.82 0.77 133.5
2 5.8562x
10 4
7.7 x 10 2 1.79 0.77 131.5
3 5.8362x
10 4
7.7 x 10 2 1.77 0.77 131.9
4 5.8262x
10 4
7.7 x 10 2 1.80 0.77 132.16
Tabel 2.5.7 Hasil Pengamatan Konfigurasi Voltage divider bias
No IB IC VCE VBE β Keterangan
1 1.17 x
10 3
3.99 x
10 2
7.00 0.68 34.1
2 1.16 x
10 3
3.97 x
10 2
7.02 0.68 34.2
3 1.16 x
10 3
3.99 x
10 2
7.01 0.67 34.39
4 1.17 x
10 3
4 x 10 2 7.00 0.68 34.188
Tabel 2.5.8 Hasil Pengamatan Konfigurasi Voltage feedback bias
No IB IC VCE VBE β Keterangan
1 3.57 x
10 8
1.8 x
10 5
0.5 x
10 3
0.4 x 10 3 504.2
2 3.57 x
10 8
1.3 x
10 5
0.4 x
10 3
0.4 x 10 3 364.15
3 4.28 x
10 8
1.7 x
10 5
0.5 x
10 3
0.4 x 10 3 397.2
4 3.93 x
10 8
1.8 x
10 5
0.5 x
10 3
0.4 x 10 3 458
Tabel 2.5.9 Hasil Pengamatan Konfigurasii Fixed bias
No ID IG VDS VGS Keterangan
1 0.010
5
0.38 x 10 6 1.51 0.42
2 0.010
5
0.39 x 10 6 1.51 0.41
3 0.010
5
0.39 x 10 6 1.51 0.41
4 0.010
5
0.39 x 10 6 1.51 0.41
Tabel 2.5.10 Hasil Pengamatan Konfigurasi Self bias
No ID IG VDS VGS Keterangan
1 5.48 x
10 3
0 5.57 0.63
2 5.48 x
10 3
0 5.57 0.63
3 5.48 x
10 3
0 5.57 0.64
4 5.48 x
10 3
0 5.57 0.64
Tabel 2.5.11 Hasil Pengamatan Konfigurasi Voltage divider bias
No ID IG VDS VGS Keterangan
1 5.95 x 10 3 0 4.12 0.87
2 5.94 x 10 3 0 4.12 0.87
3 5.95 x 10 3 0 4.12 0.87
4 5.95 x 10 3 0 4.12 0.87
2.6 Analisa Pembahasan Hasil Percobaan.
2.6.1 Testing kondisi BJT dan JFET.
Dari table 2.5.1 dapat dilihat pada pengujian transistor BJT type NPN terlihat
pada saat Basis-Emiter dikenakan arus maju artinya pada Basis dikenakan kutub
positif sumber listrik dan Emiter dikenakan kutub negatif sumber listrik pada Avometer
terlihat adanya resistansi yang terukur, sedangkan pada saat dikenakan arus mundur,
yaitu pada Basis dikenakan kutub negatif sumber listrik dan Emiter dikenakan kutub
positif sumber listrik maka pada Avometer tidak menunjukkan hasil. Ini menandakan
pada saat dikenakan arus mundur pada Basis-Emiter, arus listrik tersebut tidak dapat
mengalir. Pada Basis-Kolektor, ketika dikenakan arus maju, yaitu Kolektor dikenakan
kutub negatif sumber listrik dan Basis dikenakan kutub positif sumber listrik maka pada
Avometer menunjukkan hasil, sedangkan jika dikenakan arus mundur pada Avometer
tidak menunjukkan hasil. Hal ini menandakan bahwa transistor tersebut dalam
keadaan baik, karena pada transistor type NPN arus hanya akan mengalir dari bagian
P ke bagian N atau dengan kata lain dari kaki Basis ke kaki Emiter dan dari kaki Basis
ke kaki Kolektor.
Untuk BJT type PNP terlihat pada table 2.5.1 ketika dikenakan arus maju pada
Basis-Emiter dan Basis-kolektor pada Avometer tidak menunjukkan hasil pengukuran
(mati), sedangkan pada saat dikenakan arus mundur Avometer menunjukkan hasil
pengukuran. Hal ini menandakan bahwa transistor tersebut dalam keadaan baik,
sesuai dengan sifat semikonduktor yang hanya akan mengalirkan arus dari P ke N
atau dengan kata lain, pada Transistor PNP arus akan mengalir dari Emiter ke Basis
dan dari Kolektor ke Basis.
Pada transistor JFET, ketika dikenakan voltase maju atau voltase mundur pada
Drain Source Avometer menunjukkan hasil pengukuran. Sedangkan pada Gate Source
hanya pada saat dikenakan voltase maju saja memberikan hasil pada Avometer. Hal
tersebut menunjukkan bahwa transistor JFET tersebut dalam keadaan baik, karena
pada Drain Source merupakan satu saluran yaitu saluran N sehingga walaupun
dikenakan voltase maju ataupun mundur maka akan terdapat aliran listrik, yang berupa
aliran elektron, sedangkan pada Gate Source Avometer hanya akan menunjukkan
hasil ketika dikenakan voltase maju karena pada Gate merupakan daerah
semikonduktor P sehingga aliran listik hanya dapat mengalir satu arah saja, yaitu dari
Gate ke Source dan tidak sebaliknya. Semikonduktor P adalah semikonduktor P
dengan konsentrasi atom asing yang tinggi, sehingga terdapat banyak pembawa
muatan positif.
2.6.2 Karakteristik BJT dan JFET.
2.6.2.1 Karakteristik BJT
Secara teori tegangan pada hambatan di kaki basis dapat dihitung dengan
persamaan berikut :
B B R I R V
sehingga diperoleh :
- untuk B I = 700 ηA, dan R = 1M  maka
VR  700x10 9 .1x10 6 =0.7 V
- untuk B I = 1.3 μA, dan R = 1M  maka
 R V 1.3x10 6 .1x10 6 =1.3 V
Dengan membandingkan hasil pengukuran dengan hasil perhitungan maka
akan diperoleh persentase kesalahan pengukuran.
% kesalahan = X100%
P
P P
teori
teori pengukuran 
sehingga diperoleh :
- untuk B I = 700 ηA,  CE V 0.1 V dan R = 1M diperoleh  R V 0.7 V, maka
% kesalahan = X100%
P
P P
teori
teori pengukuran 
% kesalahan = 100%
0.7
0.7 0.288 X

= 58.86 %
- untuk B I = 700 ηA,  CE V 2 V dan R = 1M diperoleh  R V 0.7 V, maka
% kesalahan = X100%
P
P P
teori
teori pengukuran 
% kesalahan = 100%
0.7
0.7 0.76 X

= 8.57 %
- untuk B I = 1.3 μA,  CE V 0.1 V dan R = 1M diperoleh  R V 1.3 V, maka
% kesalahan = X100%
P
P P
teori
teori pengukuran 
% kesalahan = 100%
1.3
1.3 0.575 X

= 55.769 %
- untuk B I = 1.3 μA,  CE V 2 V dan R = 1M diperoleh  R V 1.3 V, maka
% kesalahan = X100%
P
P P
teori
teori pengukuran 
% kesalahan = 100%
1.3
1.3 1.520 X

= 16.923 %
Untuk selengkapnya dapat dilihat pada tabel 2.6.1 berikut :
Tabel 2.6.1 persentase kesalahan pada pengukuran R V
No IB VCE VRE (mV) % kesalahan
1 0.1 288 58.857 %
2 2 760 8.571 %
3 0.3 741 5.857 %
4 4 770 10 %
5 0.5 747 6.714 %
6 6 780 11.428 %
7 0.7 749 7 %
8 8 790 12.857 %
9 0.9 750 7.14286 %
10
700 ηA
(7 x 10 7A)
10 1007 43.857 %
11 0.1 575 55.769 %
12 2 1520 16.923 %
13 0.3 1492 14.769 %
14 4 1540 18.4615 %
15 0.5 1503 15.615 %
16 6 1550 19.231 %
17 0.7 1509 16.0769 %
18 8 1560 20 %
19 0.9 1512 16.3076 %
20
1.3 μA
(1.3 x 10 6A)
10 1520 16.923 %
Grafik CE V terhadap R V pada saat B I = 700 ηA dan 1.3 μA
0 1 2 3 4 5 6 7 8 9 10
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
1.1
1.2
Vc (V)
Vr (V)
grafik Vce terhadap Vr pada Ib = 700 x 10-9 A
Gambar 2.6.1 Grafik CE V terhadap R V pda saat B I = 700 ηA
0 1 2 3 4 5 6 7 8 9 10
0.4
0.6
0.8
1
1.2
1.4
1.6
1.8
Vc (V)
Vr (V)
grafik Vce terhadap Vr pada Ib = 1.3 x 10-6 A
Gambar 2.6.2 Grafik CE V terhadap R V pda saat B I = 1.3 μA
Dari grafik CE V terhadap R V diatas, terlihat bahwa nilai R V berbanding lurus
dengan nilai CE V . Dengan kata lain, kenaikan nilai yang dikenakan pada CE V akan
mempengaruhi nilai R V yang akan mengalami kenaikan juga.
Grafik CE V terhadap C I pada saat B I = 700 ηA dan 1.3 μA
0 1 2 3 4 5 6 7 8 9 10
0.6
0.8
1
1.2
1.4
1.6
1.8
2
2.2
x 10-4
VCE (volt)
Ic (mA)
grafik Vce terhadap Ic pada saat Ib=700 x 10-9 A
Gambar 2.6.3 Grafik CE V terhadap C I pada saat B I = 700 ηA
0 1 2 3 4 5 6 7 8 9 10
1
2
3
x 10-4
VCE (volt)
Ic (mA)
grafik Vce terhadap Ic pada saat Ib=1.3x 10-6 A
Gambar 2.6.4 Grafik CE V terhadap C I pada saat B I = 1.3 μA
Dari grafik Grafik CE V terhadap C I terlihat bahwa untuk B i < 0 , arus C i
berharga relatif kecil. Setiap ada kenaikan arus B i , akan diikuti kenaikan arus C i
sebesar iB .
2.6.2.2 Karakteristik JFET
Gambar 2.6.5 Rangkaian JFET
Dari rangkaian diatas pada loop1 dapat diperoleh persamaan :
12  ( )   0 DS RD V V
RD DS V  12 V
Sehingga diperoleh :
- untuk  DS V 0.1 V maka
RD DS V  12 V
 12  0.1 RD V =11.9V;
- untuk  DS V 0.9 V maka
RD DS V  12 V
 12  0.9 RD V =11.1V;
- untuk  DS V 0.7 V maka
RD DS V  12 V
 12  0.7 RD V =11.3V;
Dengan membandingkan nilai hasil pengukuran dengan hasil perhitungan maka
diperoleh % kesalahan :
% kesalahan = X100%
P
P P
teori
teori pengukuran 
sehingga diperoleh :
- untuk  DS V 0.1 V maka
% kesalahan = X100%
P
P P
teori
teori pengukuran 
% kesalahan = 100%
11.9
11.9 2.2 X

= 81.51 %
- untuk  DS V 0.7 V maka
% kesalahan = 100%
11.3
11.3 11.97 X

= 5.929 %
- untuk  DS V 0.9 V maka
% kesalahan = 100%
11.1
11.1 14.23 X

= 28.198 %
Selengkapnya dapat dilihat pada tabel 2.6.2 berikut :
Tabel 2.6.2 persentase kesalahan pengukuran VRD
No VGS VDS VRD % kesalahan
1 0.1 0 100%
2 2 0 100%
3 0.3 0 100%
4 4 0 100%
5 0.5 0 100%
6 6 0 100%
7 0.7 0 100%
8 8 0 100%
9 0.9 0 100%
10
1.5
(V)
1 0 100%
11 0.1 2.2 81.513
12 2
13 0.3 5.87 49.829%
14 4
15 0.5 9.15 20.435 %
16 6
17 0.7 11.97 5.929 %
18 8
19 0.9 14.23 28.198 %
20
0.6
(V)
1
Grafik DS V terhadap D I
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
0
0.5
1
1.5
2
2.5
3
3.5
x 10-3
Vds (volt)
Id (mA)
grafik Vds terhadap Id, Vgs = 0.6 V
Gambar 2.6.6 Grafik DS V terhadap D I
Dari grafik DS V terhadap D I dapat dilihat bahwa pada voltase drain-source yang
kecil arus naik dengan cepat dengan kenaikan DS V sampai nilai tertentu, jika
pengukuran dilakukan lagi maka arus menjadi hampir konstan dan hanya naik sedikit
ketika DS V semakin besar.
2.6.3 Karakteristik BJT dan JFET dengan osiloskop.
2.6.3.1 Karakteristik BJT
Gambar 2.6.7 karakteristik basis BJT dengan osiloskop
Gambar 2.6.8 karakteristik kolektor BJT dengan osiloskop
Dari gambar karakteristik BJT dengan osiloskop diatas terlihat pada
karakteristik basis besarnya arus masukan B I relatif kecil bahkan kembali ke nilai 0
untuk tegangan kolektor-emitor lebih besar dari daerah cut off. Pada gambar
karakteristik kolektor untuk B i = 0 , arus C i berharga relatif kecil dan hampir konstan
pada harga CEO I . Setiap ada kenaikan arus B i , akan diikuti kenaikan arus C i
sebesar iB . Untuk   0.98,   /1   0.98/1 0.98  49 jelas sedikit
perubahan pada B i akan memberikan kenaikan yang sangat besar. Sedikit kenaikan
pada  akan menghasilkan perubahan yang lebih besar pada .
2.6.3.2 Karakteristik JFET.
Gambar 2.6.9 karakteristik JFET dengan osiloskop pada 0 V
Gambar 2.6.10 karakteristik JFET dengan osiloskop pada 0.3 V
Gambar 2.6.11 karakteristik JFET dengan osiloskop pada 0.7 V
Dari gambar karakteristik dari JFET pada osiloskop diatas sumbu X
menyatakan GS V da sumbu Y menyatakan D I , Karakteristik i-v dari FET
menunjukkan bahwa arus keluaran dapat dikontrol oleh tegangan masukan, dengan
demikian FET dapat digunakan sebagai “saklar” dengan tegangan sebagai
pengontrol. Jika arus keluaran dilewatkan pada suatu resitor, tegangan yang terjadi
mungkin akan lebih besar dibandingkan tegangan masukan, atau FET dapat
digunakan sebagai “penguat”. Karena karakteristik piranti secara individu tidak dapat
diketahui secara pasti, maka biasanya digunakan analisa pendekatan. Pada daerah
jenuh, yaitu antara pinch-off atau turn-on dengan daerah breakdown, arus D ( D i )
hampir tidak tergantung pada besarnya tegangan D-S ( DS v ), dan “karakteristik
transfer” yang menggambarkan hubungan antara arus keluaran dengan tegangan
masukan terlihat pada gambar karakteristik JFET diatas.
2.6.4 Konfigurasi BJT
2.6.4.1 Fixed Bias
Gambar 2.6.12 rangkaian fixed bias
Rangkaian di atas menggunakan transistor npn. Untuk transistor pnp,
persamaan dan perhitungan adalah serupa, tapi dengan arah arus dan polaritas
tegangan berlawanan. Untuk analisis DC, rangkaian bisa di-isolasi (dipisahkan) dari
input AC dengan mengganti kapasitor dengan rangkaian terbuka (open circuit). Untuk
tujuan analisis, supply tegangan VCC bisa dipisahkan menjadi dua, masing-masing
untuk input dan output. Rangkaian pengganti DC menjadi :
Gambar 2.6.13 rangkaian pengganti fixed bias
Bias maju basis-emitter
Loop basis-emitter :
Gambar 2.6.14 loop rangkaian pengganti fixed bias
Dengan hukum tegangan Kirchhoff :
    0 CC B B BE V I R V
Perhatikan polaritas tegangan drop di B R .
Arus basis B I menjadi :
B
CC BE
B R
I V V

 ; BE B E V V V .
Loop collector-emitter
CE C E
CE CC C C
V V V
V V I R
 
 
Saturasi transistor
Transistor saturasi jika juction base collector tidak lagi di bias mundur
E
C
CC
Csat
CE
I
R
I V
V V
 
 0
Sehingga diperoleh :
-
B
CC BE
B R
I V V


72 103
12 0.7
x
IB

 =1.5694 x 10 4A
-
C
CC
Csat R
I  V
120
 12 Csat I = 0.1 A
Dengan membandingkan hasil pengukuran dan hasil perhitungan maka dapat
dihitung besar persentase kesalahan.
% kesalahan = X100%
P
P P
teori
teori pengukuran 
Sehingga diperoleh hasil seperti pada tabel 2.6.3 berikut :
Tabel 2.6.3 persentase kesalahan pada Fixed bias
No IB IC % kesalahan IB % kesalahan IC
1 1.62x 10 4 9.7x 10 2 3.224 % 3 %
2 1.72x 10 4 1x 10 1 9.596 % 0 %
3 1.71x 10 4 0.1 8.958 % 0 %
4 1.71x 10 4 0.1 8.958 % 0 %
Dari tabel persentase kesalahan diatas terlihat bahwa persentase kesalahan
yang diperoleh relatif rendah, hal ini menunjukkan bahwa peralatan yang digunakan
pada percobaan dalam keadaan baik.
2.6.4.2 Emiter stabilized bias
Loop Base-Emiter
    0 CC B B BE E E V I R V I R ; E B C I  I  I
B E
CC BE C E
B R R
I V V I R

 

Loop Collector – Emiter
CC E E CE C C V  I R V  I R
Saturasi
  C E
CC
Csat R R
I V


Sehingga diperoleh perhitungan sebagai berikut :
-   C E
CC
Csat R R
I V


100 33
12

 Csat I =9.02 x 10 2A
-
B E
CC BE C E
B R R
I V V I R

 

 
15000 33
12 0.7 9.02 10 2.33

 

I x  B =5.537 x 10 4A
Dengan membandingkan hasil pengukuran dan hasil perhitungan maka dapat
dihitung besar persentase kesalahan.
% kesalahan = X100%
P
P P
teori
teori pengukuran 
Sehingga diperoleh hasil seperti pada tabel 2.6.4 berikut :
Tabel 2.6.4 Persentase kesalahan pada Emiter stabilized bias
No IB IC % kesalahan IB % kesalahan IC
1 5.81 x 10 4 7.7x 10 2 4.93% 14.634 %
2 5.85x 10 4 7.7x 10 2 5.653 % 14.634 %
3 5.83x 10 4 7.7x 10 2 5.29 % 14.634 %
4 5.82x 10 4 7.7x 10 2 5.11 % 14.634 %
Dengan melihat hasil persentase kesalahan diatas, yaitu persentase kesalahan
yang cukup besar. Hal ini menandakan bahwa terjadi suatu kesalahan, baik dari sisi
praktikan yang kurang teliti atau dari sisi peralatan yang kurang presisi, alat yang
diukur mengalami kerusakan.
2.6.4.3 Voltage divider bias
Gambar 2.6.15 rangkaian voltage divider bias
  1
1 2
2 xR
R R
R R TH 

TH   CC xV
R R
V R
1 2
2


Sehingga rangkaian menjadi :
Gambar 2.6.16 rangkaian pengganti voltage divider bias
Terdapat penurunan tegangan pada RB yaitu B B I R dan pada E R sebesar :
  E E B E I R   1 I R
Dengan menggunakan hukum Kirchhoff tentang tegangan, pada rangkaian tertutup
yang melibatkan TH V , TH R , BE V dan E R diperoleh
  TH B E BE B TH V   1 I R V  I R
Sehingga
  E TH
TH BE
B R R
I V V
 


 1
diperoleh :
-V V BE  0.7
-   1
1 2
2 xR
R R
R R TH 
 ;   10000
10000 2200
R 2200 x TH 
 = 1803.28 
- TH   CC xV
R R
V R
1 2
2

 ;   12
10000 2200
V 2200 x TH 
 =2.164 V
-   E TH
TH BE
B R R
I V V
 


 1 ;  133 1803.28
2.164 0.7
 


B  I diperoleh  = 34
Sehingga :
3533 1803.28
2.164 0.7


 B I =7.315x10 4A
- C B I   .I ; I  34x7.315x104 C =2.4871x10 2A
- E B C I  I  I ; I  7.315x104  2.4871x102  E =2.56x10 2A
- CE CC C C E E V V  I R  I R ;V 12 2.4871x10 2 x100 2.56x10 2 x33 CE
    
 / 1


 E B
TH BE
E R R
I V V
V V CE  8.6681
Dengan membandingkan hasil pengukuran dan hasil perhitungan maka dapat
dihitung besar persentase kesalahan.
% kesalahan = X100%
P
P P
teori
teori pengukuran 
Sehingga diperoleh hasil seperti pada tabel 2.6.5 berikut :
Tabel 2.6.5 persentase kesalahan padavoltage divider bias
No IB %kesalahan IB IC %kesalahan IC
1 1.17 x 10 3 59.94% 3.99 x 10 2 55.85%
2 1.16 x 10 3 58.58% 3.97 x 10 2 55.08%
3 1.16 x 10 3 58.58% 3.99 x 10 2 55.85%
4 1.17 x 10 3 59.94% 4 x 10 2 56.25%
Dari tabel persentase kesalahan diatas diperoleh kesalahan pengukuran yang
besar, hal ini mungkin disebabkan oleh factor kesalahan praktikan yang kurang teliti
atau karena alat yang digunakan dalam keadaan kurang baik.
2.6.4.4 Voltage feedback bias
Untuk meningkatkan stabilitas bisa dilakukan dengan memberikan umpan balik
dari collector menuju base.
Gambar 2.6.17 rangkaian voltage feedback bias
Persamaan tegangan untuk loop di sebelah kiri ( loop base-emitter) :
 ,     0 CC C C B B BE E E V I R I R V I R
Perhatikan bahwa arus C I yang masuk ke kaki collector berbeda dengan I ,C dimana :
C B C I ,  I  I
Tapi nilai B I yang jauh lebih kecil bisa diabaikan untuk memperoleh persamaan yang
lebih sederhana (asumsi C C B I ,  I  I dan C E I  I ) :
     0 CC B C B B BE B E V I R I R V I R
      0 CC BE B C E B B V V I R R I R
Sehingga :
  B C E
CC BE
B R R R
I V V
 



Loop collector-emitter
Gambar 2.6.18 rangkaian loop kolektor-emiter pada voltage feedback bias
E E CE C C CC I R V  I , R V
Dengan C C I ,  I dan C E I  I maka
  CC C C E CE V  I R  R V
CE CC C  C E  V V  I R  R
Sehingga diperoleh perhitungan sebagai berikut :
-   B C E
CC BE
B R R R
I V V
 



28000 100 33
12 0.7
 


B  I ;diperoleh   400
28000 100 33
12 0.7
 


B  I =1.392x10 4A
- C B I  I ; I  400x1.392x104 C =5.568x10 2A
-   CE CC C C E V V  I R  R ;V 12  5.568x102 100  33 CE
 4.595 CE V V
Dengan membandingkan hasil pengukuran dan hasil perhitungan maka dapat
dihitung besar persentase kesalahan.
% kesalahan = X100%
P
P P
teori
teori pengukuran 
Sehingga diperoleh hasil seperti pada tabel 2.6.6 berikut :
Tabel 2.6.6 persentase kesalahan pada feedback bias BJT
No IB %kesalahan IB IC %kesalahan IC
1 3.57 x 10 8 99.97% 1.8 x 10 5 99.96%
2 3.57 x 10 8 99.97% 1.3 x 10 5 99.977%
3 4.28 x 10 8 99.97% 1.7 x 10 5 99.97%
4 3.93 x 10 8 99.97% 1.8 x 10 5 99.96%
Dari tabel persentase diatas dapat dilihat bahwa persentase kesalahan yang
diperoleh sangat besar. Hal ini disebabkan kesalahan praktikan dalam mengamati hasil
percobaan.
2.6.5 Konfigurasi JFET
2.6.5.1 Fixed Bias
Gambar 2.6.19 rangkaian fixed bias
 0 G I
  0 RG G G V I R
KVL :
  0 GG GS V V
GS GG V  V
V fixed V fixed GG GS 
DD DS D D V V  I R
DS DD D D V V  I R
DS D S V V V
Karena
 0 S V maka DS D V V
GS G S V V V
Karena
 0 S V maka GS G V V
Sehingga dari modul percobaan dapat diperoleh perhitungan sebagai berikut :
-  0 G I ;
- GS GG V  V = 1V
- DD DS D D V V  I R ;
D
DD DS
D R
I V V

 ; 1000
12 DS
D
I V

 ;diperoleh  1.51 DS V V sehingga :
1000
12 1.51
 D I = 0.01049 A,
Dengan membandingkan hasil pengukuran dan hasil perhitungan maka dapat
dihitung besar persentase kesalahan.
% kesalahan = X100%
P
P P
teori
teori pengukuran 
Sehingga diperoleh hasil seperti pada tabel 2.6.7 berikut :
Tabel 2.6.7 Persentase Kesalahan pada Fixed Bias
No ID % kesalahan ID IG % kesalahan
Ig
VGS % kesalahan
VGS
1 0.0105 0.095 % 0.38 x 10 6 ~ 0.42 58 %
2 0.0105 0.095 % 0.39 x 10 6 ~ 0.41 59 %
3 0.0105 0.095 % 0.39 x 10 6 ~ 0.41 59 %
4 0.0105 0.095 % 0.39 x 10 6 ~ 0.41 59 %
Dari tabel persentase kesalahan diatas diperoleh kesalahan yang relatif kecil
pada D I , pada G I diperoleh persentase kesalahan yang tak berhingga karena pada
perhitungan secara teori diperoleh G I =0.
2.6.5.2 Self Bias
Gambar 2.6.20 rangkaian self bias
RS D S V  I R
Persamaan loop :
  0 GS RS V V
GS RS D S V  V  I R
2
1 



 


 
p
GS
D DSS V
I I V ;
2
1 



 

 
 
p
D S
D DSS V
I I I R ;
2
1 



 


 
p
D S
D DSS V
I I I R
DD RD DS RS V V V V
Sehingga dari modul percobaan dapat diperoleh perhitungan sebagai berikut :
-  0 G I ;
- GS D S V  I R ; diperoleh I x A D
 5.48 103 sehingga :
V 5.48x10 3 x180 GS
   =0.9864 V
- DD RD DS RS V V V V ;
DS DD RD RS V V V V ;
 12  5.48  0.9864 DS V =5.5336 V
Dengan membandingkan hasil pengukuran dan hasil perhitungan maka dapat
dihitung besar persentase kesalahan. :
% kesalahan = X100%
P
P P
teori
teori pengukuran 
Sehingga diperoleh hasil seperti pada tabel 2.6.8 berikut :
Tabel 2.6.8 persentase kesalahan pada self bias pada JFET
No VDS % kesalahan VDS VGS % kesalahan VGS
1 5.57 0.6577 % 0.63 36.13 %
2 5.57 0.6577 % 0.63 36.13 %
3 5.57 0.6577 % 0.64 35.12 %
4 5.57 0.6577 % 0.64 35.12 %
Dari tabel persentase diatas terlihat kesalahan yang relative kecil pada
pengukuran DS V ,hal ini menunjukkan alat yang digunakan dalam keadaan bagus.
2.6.5.3 Voltage Divider Bias
Gambar 2.6.20 rangkaian voltage divider bias
1 2
2
R R
V R VDD
G 

Persamaan :
- )    0 G GS RS V V V
GS G RS V V V
GS G D S V V  I R
- ) DS DD D D D S V V  I R  I R
D DD D D V V  I R
S D S V  I R
R1 R2 I  I
Sehingga dari modul percobaan dapat diperoleh perhitungan sebagai berikut :
-  0 G I ;
-
1 2
2
R R
V R VDD
G 
 =1000 10000
1000 12

x
=1.091 V
- GS G D S V V  I R ;diperoleh  0.87 GS V V sehingga :
0.87 1.091 330 D    I ,
I  5.942x103 D A
- DS DD D D D S V V  I R  I R ;
 12  5.942 1.96086 DS V =4.09714 V
Dengan membandingkan hasil pengukuran dan hasil perhitungan maka dapat
dihitung besar persentase kesalahan. :
% kesalahan = X100%
P
P P
teori
teori pengukuran 
Sehingga diperoleh hasil seperti pada tabel 2.6.9 berikut :
Tabel 2.6.9 Persentase Kesalahan pada Voltage divider bias
No ID %Kesalahan ID VDS %Kesalahan VDS
1 5.95 x 10 3 0.13 % 4.12 0.698 %
2 5.94 x 10 3 0.03 % 4.12 0.698 %
3 5.95 x 10 3 0.13 % 4.12 0.698 %
4 5.95 x 10 3 0.13 % 4.12 0.698 %
Dari tabel persentase kesalahan diatas terlihat kesalahan yang kecil, hal ini
menunjukkan bahwa peralatan yang digunakan dalam keadaan baik.
2.7 Pertanyaan dan Tugas.
Pertanyaan
1. Jelaskan apa yang dimaksud dengan daerah cut-off, aktif, dan saturasi?
2. Dari percobaan karakteristik transistor dengan multimeter, buatlah grafik,
a. IC terhadap VCE
b. VBE terhadap IB
c. hFE terhadap IC.
3. Tentukan titik Q pada BJT dan FET, pada tiap konfigurasi!
4. Berdasarkan percobaan yang sudah anda lakukan jelaskan cara kerja BJT dan
FET!
5. Sebutkan kegunaan dari BJT dan JFET serta aplikasinya?
6. Apa syarat – syarat transistor yang beroperasi pada daerah cut-off, aktif dan
saturasi, jelaskan jawaban anda menurut hasil percobaan!
7. Dari keempat jenis bias pada BJT, mana yang paling stabil (pergeseran titik
kerjanya sangat kecil)? Jelaskan!
8. Menurut anda apakah definisi dan kegunaan dari bias?
9. Apa yang dimaksud dengan IDSS,VP,IGSS?
10. Apa ciri ketiga daerah operasi dari JFET?
11. Terangkan perbedaan antara BJT dan JFET menurut hasil percobaan (minimal
5 perbedaan)!
12. Jika hasil percobaan anda tidak sesuai dengan teori, mungkinkah disebabkan
oleh kerusakan transistor? jelaskan jawaban anda menurut data percobaan
yang diperoleh dan data sheetnya!
13. Bandingkanlah hasil pengukuran dengan perhitungan jelaskan dan beri
kesimpulannya
14. Berikan kesimpulan anda pada tiap-tiap percobaan dan berikan kesimpulan
umumnya pada akhir percobaan.
Jawaban :
1. - Daerah Aktif
Daerah kerja transistor yang normal adalah pada daerah aktif, dimana arus
IC konstans terhadap berapapun nilai VCE. Dari kurva ini diperlihatkan bahwa
arus IC hanya tergantung dari besar arus IB. Daerah kerja ini biasa juga disebut
daerah linear (linear region).
Jika hukum Kirchhoff mengenai tegangan dan arus diterapkan pada loop
kolektor (rangkaian CE), maka dapat diperoleh hubungan :
VCE = VCC - ICRC
Dapat dihitung dissipasi daya transistor adalah :
PD = VCE.IC
Rumus ini mengatakan jumlah dissipasi daya transistor adalah tegangan
kolektor-emitor dikali jumlah arus yang melewatinya. Dissipasi daya ini berupa
panas yang menyebabkan naiknya temperatur transistor. Umumnya untuk
transistor power sangat perlu untuk mengetahui spesifikasi PDmax. Spesifikasi
ini menunjukkan temperatur kerja maksimum yang diperbolehkan agar
transistor masih bekerja normal. Sebab jika transistor bekerja melebihi
kapasitas daya PDmax, maka transistor dapat rusak atau terbakar.
- Daerah Saturasi
Daerah saturasi adalah mulai dari VCE = 0 volt sampai kira-kira 0.7 volt
(transistor silikon), yaitu akibat dari efek dioda kolektor-base yang mana
tegangan VCE belum mencukupi untuk dapat menyebabkan aliran elektron.
- Daerah Cut-Off
Jika kemudian tegangan VCC dinaikkan perlahan-lahan, sampai tegangan
VCE tertentu tiba-tiba arus IC mulai konstan. Pada saat perubahan ini, daerah
kerja transistor berada pada daerah cut-off yaitu dari keadaan saturasi (OFF)
lalu menjadi aktif (ON). Perubahan ini dipakai pada system digital yang hanya
mengenal angka biner 1 dan 0 yang tidak lain dapat direpresentasikan oleh
status transistor OFF dan ON.
Gambar 2.7.1 rangkaian driver LED
Misalkan pada rangkaian driver LED di atas, transistor yang digunakan adalah
transistor dengan b = 50. Penyalaan LED diatur oleh sebuah gerbang logika
(logic gate) dengan arus output high = 400 uA dan diketahui tegangan forward
LED, VLED = 2.4 volt. Lalu pertanyaannya adalah, berapakah seharusnya
resistansi RL yang dipakai.
IC = bIB = 50 x 400 uA = 20 mA
Arus sebesar ini cukup untuk menyalakan LED pada saat transistor cut-off.
Tegangan VCE pada saat cut-off idealnya = 0, dan aproksimasi ini sudah cukup
untuk rangkaian ini.
RL = (VCC - VLED - VCE) / IC
= (5 - 2.4 - 0)V / 20 mA
= 2.6V / 20 mA
= 130 Ohm
2. a. grafik VCE terhadap IC
IB 700 ηA (7 x 10 7A)
VCE 0.1 2 0.3 4 0.5 6 0.7 0.8 9 10
IC (μA)
61.2
8
161.
7
157.
66
163.
83
158.
94
165.
96
159.
36
168.
1
159.
57
214.
25
0 1 2 3 4 5 6 7 8 9 10
0.6
0.8
1
1.2
1.4
1.6
1.8
2
2.2
x 10-4
VCE (volt)
Ic (mA)
grafik Vce terhadap Ic pada saat Ib=700 x 10-9 A
IB 1.3 μA (1.3 x 10 6A)
VCE 0.1 2 0.3 4 0.5 6 0.7 0.8 9 10
IC (μA)
122.
3
323.
4
317.
4
327.
66
319.
8
329.
78
321.
06
331.
9
321.
7
323.
4
0 1 2 3 4 5 6 7 8 9 10
1
2
3
x 10-4
VCE (volt)
Ic (mA)
grafik Vce terhadap Ic pada saat Ib=1.3 x 10-6 A
b. grafik VBE terhadap IB
IB 700 ηA (7 x 10 7A) 1.3 μA (1.3 x 10 6A)
VBE 0.7 0.7
-0.5 0 0.5 1 1.5 2
0.7
0.8
0.9
1
1.1
1.2
1.3
1.4
x 10-5
Vbe (volt)
Ib (mA)
grafik Vbe terhadap Ib
c. grafik hFE terhadap IC.
IB 700 ηA (7 x 10 7A)
VCE 0.1 2 0.3 4 0.5 6 0.7 8 0.9 10
IC (μA)
61.
28
161.
7
157.
66
163.
83
158.
94
165.
96
159.
36
168.
1
159.
57
214.25
fe h (dB) 38.8
4
47.2
7
47.0
52
47.3
8
47.1
227
47.4
98
47.1
466
47.6
09
47.1
57
49.716
0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2
x 10-4
38
40
42
44
46
48
50
Ic (mA)
h (dB)
grafik h terhadap Ic
IB 1.3 μA (1.3 x 10 6A)
VCE 0.1 2 0.3 4 0.5 6 0.7 8 0.9 10
IC (μA)
122.
3
323.
4
317.
4
327.
66
319.
8
329.
78
321.
06
331.
9
321.
7
323.4
fe h (dB) 39.4
6
47.9
6
47.7
5
48.0
3
47.8
2
48.0
8
47.8
5
48.1
3
47.8
7
47.91
0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2
x 10-4
39
40
41
42
43
44
45
46
47
48
49
Ic (mA)
h (dB)
grafik h terhadap Ic pada Ib = 1.3 x 10-6
3.
4. Pada transistor BJT beroperasi dengan memberikan bias pada kedua
junction (base-emitter dan base-collector). Sambungan emitor berpanjar
maju, dengan efek dari tegangan panjar eb V terjadi penurunan tegangan
penghalang pada sambungan emitor dan memberi kesempatan pada elektron
melakukan injeksi ke basis dimana pada daerah ini miskin elektron (minoritas).
Sambungan kolektor berpanjar mundur; sebagai efek dari pemasangan
tegangan panjar CB V akan menaikkan potensial penghalang pada sambungan
kolektor. Karena daerah basis sangat tipis, hampir semua elektron yang
terinjeksi pada basis tersapu ke kolektor dimana mereka melakukan
rekombinasi dengan lubang yang “disediakan” dengan pemasangan baterai
luar. (Sebenarnya terjadi pengambilan elektron oleh baterai eksternal,
meninggalkan lubang untuk proses rekombinasi). Sebagai hasilnya terjadi
transfer arus dari rangkaian emitor ke rangkaian kolektor yang besarnya
hampir tidak tergantung pada tegangan kolektor-basis. Seperti akan kita lihat,
transfer tersebut memungkinkan pemasangan hambatan beban yang besar
untuk mendapatkan penguatan tegangan.
Pada FET sluran N, drain disambungkan positif terhadap source. Gate
disambungkan dengan voltase negatif terhadap source sehingga sambungan
PN antara gate dan saluran N dibias balik. Ketika voltase drain-source kecil dan
voltase gate-source kecil juga, belum terjadi pinch-off sehingga sifat FET
ditentukan oleh saluran N, terdapat resistivitas tetap antara drain dan source.
Hal ini berarti arus D I yang mengalir ke drain sebanding dengan voltase DS V
antara drain dan source. Ketika voltase drain-source atau voltase gate-source
bertambah dan terjadi pinch-off, arus D I dari drain ke source akan hampir
konstan terhadap perubahan voltase drain-source DS V . Tetapi hanya akan
tergantung dari besar voltase GS V antara source dan gate, dimana gate harus
negatif terhadap source.
5. Kegunaan dari BJT dan JFET serta aplikasinya :
a) BJT merupakan transistor yang digunakan sebagai Switching dan Amplifier
b) JFET N-channel digunakan untuk FM tuner dan VHF amplifier.
6. Daerah kerja transistor (cut-off, aktif atau saturasi) ditentukan oleh bias yang
diberikan pada masing-masing junction :
a. Daerah aktif/daerah linear
- Junction base-emitter dibias maju (forward bias)
- Junction base-collector dibias mundur (reverse bias)
b. Daerah saturasi
- Junction base-emitter dibias maju (forward bias)
- Junction base-collector dibias maju (forward bias)
c. daerah cut-off
- Junction base-emitter dibias mundur (reverse bias)
- Junction base-collector dibias mundur (reverse bias)
7. Dari keempat bias pada BJT, yang paling stabil adalah Voltage feedback bias.
Hal ini dikarenakan Jika terjadi kenaikan C I maka akan terjadi penurunan CE V ,
sehingga arus basis yang akan melawan kenaikan C I . Rangkaian ini tidak dapat
menetapkan C I dengan baik, tetapi paling tidak dapat menjamin bahwa CE V
akan berada pada harga paling tidak 1 volt- atau kemungkinan lain , arus basis
akan sangat kecil dan CE V akan berharga sangat tinggi, tentu ini suatu yang
kontradiksi.
8. Bias merupakan pemberiaan tegangan DC untuk membentuk tegangan dan arus
yang tetap. Tegangan dan arus yang dihasilkan menyatakan titik operasi
(quiescent point) atau titik Q yang menentukan daerah kerja transistor. Dengan
kata lain Bias digunakan agar bentuk keluaran harus sama dengan bentuk isyarat
masukan. Rangkaian bias bisa di-disain untuk memperoleh titik kerja pada titiktitik
tersebut, atau titik lainnya dalam daerah aktif.
Rating maksimum ditentukan oleh C max I dan CE max V . Daya maksimum dibatasi
oleh kurva Cmaks P . BJT bisa di-bias di luar batasan maksimum tersebut, tapi bisa
memperpendek usia piranti atau bahkan merusaknya. Untuk kondisi tanpa bias,
piranti tidak bekerja, hasilnya arus dan tegangan bernilai nol.
9. DSS I adalah nilai arus D pada daerah arus-konstan dengan G terhubung
langsung dengan S
P V adalah voltase pinch-off, yaitu voltase gate-source dimana arus drain
menjadi nol.
GSS I adalah nilai arus reverse pada gate.
10. Ciri daerah operasi JFET :
a. Common-Source Amplifier = Isyarat masukan dikenakan pada G-S dan
isyarat keluaran diambil dari D-S. Titik S terhubung dengan masukan dan
keluaran.
b. Common-Gate Amplifier = Isyarat masukan dikenakan pada S-G dan
isyarat keluaran diambil dari D-G. Konfigurasi gerbang-bersama dapat
digunakan sebagai penguat tegangan tetapi mempunyai penguatan arus
lebih kecil dari satu.
c. Common-Drain Amplifier = isyarat masukan yang dikenakan pada G dan
isyarat keluaran diambil dari S. D terhubung baik dengan masukan maupun
dengan keluaran.
11. Perbedaan antara BJT dan JFET antara lain :
a. BJT merupakan bipolar device yang menggunakan dua carrier yaitu
electron dan holes, sedangkan JFET merupakan Unipolar device yang
menggunakan satu carrier yaitu N-channel atau P-channel.
b. Saluran pada BJT dikendalikan oleh arus, sedangkan pada JFET
dikendalikan oleh voltase atau tegangan.
c. Dibandingkan dengan FET, BJT dapat memberikan penguatan yang jauh
lebih besar dan tanggapan frekuensi yang lebih baik.
d.
12. Hasil percobaan tidak sesuai dengan teori, hal ini bukan disebabkan oleh
kerusakan pada transistor, karena jika transistor mengalami kerusakan maka
transistor tersebut tidak dapat bekerja sehingga percobaan tidak dapat
dilakukan.
13. Hasil pengukuran dengan perhitungan dari percobaan yang telah dilakukan
terdapat kesalahan yang cukup besar. Hal ini kemungkinan disebabkan oleh
kesalahan pengamatan oleh praktikan atau karena disebabkan oleh alat ukur
yang dalam keadaan kurang baik.
14. Dari percobaan yang dilakukan dapat diambil kesimpulan sebagai berikut :
a) Pada percobaan testing kondisi BJT dan JFT dapat disimpulkan bahwa
transistor yang digunakan dalam keadaan baik, hal tersebut ditunjukkan
oleh kesesuaian hasil pengukuran dengan sifat dari transistor tersebut.
b) Pada percobaan karakteristik transistor dengan multimeter dapat
disimpulkan bahwa untuk transistor BJT salurannya dikendalikan oleh arus,
sedangkan pada JFET dikendalikan oleh tegangan listrik.
c) Pada percobaan karakteristik transistor dengan osiloskop dapat disimpulkan
bahwa untuk BJT sedikit perubahan pada B i akan memberikan kenaikan
yang sangat besar pada C i . Pada JFET bahwa arus keluaran dapat
dikontrol oleh tegangan masukan.
d) Pada percobaan konfigurasi transistor BJT dan JFET dapat disimpulkan
bahwa bias berfungsi agar isyarat masukan menjadi sama dengan isyarat
keluaran.
2.8 Kesimpulan.
Dari percobaan yang telah dilakukan dapat ditarik kesimpulan sebagai berikut :
a. Agar dapat bekerja transistor harus diberi tegangan yang rata. Basis-emitor dan
kolektor-emitor harus diberi panjar maju, jadi pada NPN basis dan kolektornya
adalah positif terhadap emitor. Dan pada PNP, basis dan kolektor adalah
negative terhadap emitor.
b. Dari hukum Kirchoff diketahui bahwa jumlah arus yang masuk pada satu titik
akan sama jumlahnya dengan arus yang keluar. Sehingga pada transistor
berlaku :
E C B I  I  I
c. Pada transistor BJT, salurannya dikendalikan oleh arus listrik, sedangkan pada
JFET dikendalikan oleh egangan listrik.
d. Agar isyarat masukan menjadi sama dengan isyarat keluaran maka pada
transistor dilakukan bias, yaitu fixed bias, emitter stabilized bias, voltage divider
bias, dan voltage feedback bias.
e. Pada konfigurasi fixed bias, untuk transistor dengan suatu harga  , teknik
pemasangan panjar ini sangat tepat karena mengingat arus kolektor
C B I  I
dan dapat diatur sesuai yang dikehendaki. Sayangnya transistor yang
digunakan dapat memiliki  yang bervariasi.
f. Jika keluaran mempunyai bentuk sama dengan masukan, kita harus
memperhatikan karakteristik pada daerah pengoperasian ini (kira-kira berada
pada titik tengah tengah garis beban). Kita harus menghindarkan
pengoperasian di kedua ujung garis beban karena:
i) Pada CE V yang rendah bentuk karakteristik akan berubah secara drastis.
ii) Pada C I yang rendah akan membuat transistor mati.
g. Untuk FET, tegangan dengan harga dan polaritas tertentu harus diberikan pada
piranti ini. Panjar maju atau mundur tidak terlalu berarti pada FET. Aliran arus
melalui saluran (channel). Polaritas dan besarnya tegangan akan berfungsi
sebagai pengontrol.
h. Pengoperasian panjar FET berupa tegangan DC pada G terhadap S,
yaitu berupa tegangan GS V yang sesuai. Dengan memilih tegangan yang
sesuai, transistor dapat dioperasikan pada titik Q sesuai dengan keinginan kita.
Tegangan DD V yang diberikan pada S-D biasanya bukan dipertimbangkan
sebagai tegangan panjar. Masing-masing jenis FET memerlukan prosedur
panjar yang berbeda.
i. Pada pemberian panjar tetap (fixed bias), besarnya tegangan dan polaritas
yang sesuai dicatu melalui baterai. Titik operasi biasanya dipilih pada GS V = 0 V.
Dalam hal ini secara khusus tidak diperlukan sumber tegangan untuk
mendapatkan titik operasi, yaitu cukup dengan memasang resistor g R yang
biasanya berharga sangat tinggi.
j. Panjar mandiri (self-biasing) sering disebut sebagai “panjar sumber” (source
biasing). Arus sumber (S) dari FET digunakan untuk mendapatkan tegangan
panjar, yaitu dengan memasang sebuah hambatan S R seri dengan sumber
tegangan. Arus yang mengalir lewat S-D menyebabkan terjadinya penurunan
tegangan pada S R . Polaritas tegangan yang didapat tergantung pada arah
arus yang mengalir lewat S R . Untuk rangkaian saluran-n , arus yang
mengalir lewat S R menyebabkan S sedikit lebih positif terhadap G. g R
dihubungkan dengan bagian yang lebih rendah dari S R . Harga g R dan D I
menentukan titik operasi panjar dari rangkaian.
k. Pada panjar pembagi tegangan, transistor akan mempunyai GS V dan
DD V dengan polaritas yang sama. Dengan kondisi ini, hanya diperlukan sebuah
sumber tegangan. GS V merupakan fraksi/bagian dari DD V .
2.9 Daftar Referensi .
 http://www.electroniclab.com/index.php?action=doclist&poinID=2&doctitle=elka
dasar
 http://himanika.uny.or.id/forum/index.php/topic,525.msg685.html#msg685
 http://yb1zdx.arc.itb.ac.id/data/orari-diklat/teknik/elektronika/elektronika-dasar-Iuniv-
negeri-jember/bab09-transistor.pdf
 http://yb1zdx.arc.itb.ac.id/data/orari-diklat/teknik/elektronika/elektronika-dasar-Iuniv-
negeri-jember/bab11-tegangan-panjar-transistor.pdf
 http://www.geocities.com/rakapiran1/eldig.pdf
 Sugiri, A. Md. (2004). Elektronika dasar & peripheral computer. Yogyakarta :
Andi Offset.
 Blocher, Richard. (2003). Dasar Elektronika. Yogyakarta : Andi Offset.